IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U	J.S. Patent Application of)
NAKA	AZAWA et al.))
Applio	cation Number: To be Assigned))
Filed:	Concurrently Herewith)
For:	A SEMICONDUCTOR DEVICE AND A METHOD OF MANUFACTURING THE SAME)
ATTO	RNEY DOCKET NO. HITA.0544))

Honorable Assistant Commissioner for Patents
Washington, D.C. 20231

REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of June 26, 2003, the filing date of the corresponding Japanese patent application 2003-183153

A certified copy of Japanese patent application 2003-183153 is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24.344

Juan Carlos A. Marquez Registration Number 34,072

REED SMITH LLP 3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200 April 20, 2004



日 本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 6月26日

出 願 番 号 Application Number:

特願2003-183153

[ST. 10/C]:

Ţ,

[JP2003-183153]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

特許庁長官 Commissioner, Japan Patent Office 2004年 4月 9日

今井康



【書類名】 特許願

【整理番号】 R03000281

【提出日】 平成15年 6月26日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】 中沢 芳人

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】 谷ッ田 雄司

【特許出願人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】 03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 主面および裏面を有し、第1領域、第2領域および第3領域を含み、前記主面に第1導電型の第1半導体層が形成された半導体基板と、

前記第1領域内の前記第1半導体層上に形成され、前記第1導電型とは逆の第 2導電型の第2半導体層と、

前記第1領域の前記半導体基板の主面から前記第2半導体層を貫通する複数の 第1溝部と、

前記第1溝部内に形成された第1絶縁膜と、

前記第1絶縁膜上に形成された第1導電体と、

前記第1溝部に隣接して前記第2半導体層内に形成され、前記第1導電型を有する第3半導体層と、

前記第2領域に形成された第2溝部と、

前記第2溝部内に形成された第2絶縁膜と、

前記第2絶縁膜上に形成され、前記第1導電体と電気的に接続する第2導電体と、

前記第3領域内の前記第1半導体層上に形成され、前記第2導電型の複数の第4半導体層とを有する半導体装置であって、

前記第2溝部は、前記第2半導体層および前記第4半導体層に接し、

前記第2半導体層および前記第4半導体層は、第1不純物濃度および第1深さ を有することを特徴とする半導体装置。

《請求項2》 請求項1記載の半導体装置において、

前記第1半導体層をドレインとし、前記第2半導体層をチャネルとし、前記第3半導体層をソースとし、前記第1導電体をゲートとするMISFETを有することを特徴とする半導体装置。

《請求項3》 請求項2記載の半導体装置において、

前記第1半導体層、前記第3半導体層および第1導電体は、それぞれドレイン 電極、ソース電極およびゲート電極と電気的に接続され、



前記第2半導体層と前記第3半導体層とは、前記ソース電極によって電気的に接続されていることを特徴とする半導体装置。

《請求項4》 請求項3記載の半導体装置において、

前記複数の第4半導体層は、平面で前記第1領域および前記第2領域を取り囲むフィールドリミッティングリングであることを特徴とする半導体装置。

《請求項5》 請求項3記載の半導体装置において、

前記複数の第4半導体層は、前記ソース電極と前記ドレイン電極との間の耐圧 の低下を防ぐことを特徴とする半導体装置。

【請求項6】 請求項3記載の半導体装置において、

前記ドレインおよび前記チャネルが逆バイアスされた時に、前記第2半導体層 および前記第4半導体層のそれぞれから伸びる空乏層が接続することを特徴とす る半導体装置。

【請求項7】 請求項3記載の半導体装置において、

前記第3領域にて前記第4半導体層は第3導電体と電気的に接続していること を特徴とする半導体装置。

《請求項8》 請求項3記載の半導体装置において、

前記ドレインおよび前記チャネルが逆バイアスされた時に、前記第2領域内の 耐圧は、前記第1領域内の耐圧または前記第3領域内の耐圧のいずれか低い方に 比べて高いかまたは等しいことを特徴とする半導体装置。

【請求項9】 請求項3記載の半導体装置において、

前記ソース電極と前記ドレイン電極との間の耐圧は100V以上であることを 特徴とする半導体装置。

《請求項10》 請求項3記載の半導体装置において、

前記第2領域内の前記第2導電体は、前記半導体基板の前記主面に平行な第1 方向に延在し、

前記第2導電体は、前記半導体基板の前記主面に垂直な方向に延在する第1部分と、前記半導体基板の前記主面に平行かつ前記第1方向と交差する第2方向に延在する第2部分とを有し、

前記第2部分の前記第2方向に平行な幅は、前記第1半導体層の抵抗率をρ (

 Ω · c m) とすると 3. 8 0 + 0. 1 4 8 ρ (μ m) 以下であることを特徴とする半導体装置。

【請求項11】 請求項3記載の半導体装置において、

前記第2領域内の前記第2導電体は、前記半導体基板の前記主面に平行な第1 方向に延在し、

前記第2導電体は、前記半導体基板の前記主面に垂直な方向に延在する第1部分と、前記半導体基板の前記主面に平行かつ前記第1方向と交差する第2方向に延在する第2部分とを有し、

前記第2部分と前記半導体基板の前記主面との間には第3絶縁膜が形成され、前記第3絶縁膜の前記第2方向に平行な幅は、前記第1半導体層の抵抗率を ρ (Ω ・c m) とすると3.80+0.148 ρ (μ m) 以下であることを特徴とする半導体装置。

《請求項12》 請求項3記載の半導体装置において、

前記第1導電体は、前記半導体基板の主面に平行な第2方向に複数本延在していることを特徴とする半導体装置。

【請求項13】 請求項12記載の半導体装置において、

前記第1導電体は、前記半導体基板の主面に平行かつ前記第2方向と交差する 第1方向にも延在することを特徴とする半導体装置。

《請求項14》 請求項3記載の半導体装置において、

前記第1導電体は、前記半導体基板の主面に平行かつ前記第2導電体の延在する方向と交差する方向に延在する第3部分と前記半導体基板の主面に平行かつ前記第2導電体の延在する方向に延在する第4部分とを有し、前記第4部分は前記第2導電体と前記第3半導体層との間に配置されていることを特徴とする半導体装置。

【請求項15】 主面および裏面を有し、第1領域、第2領域および第3領域を含み、前記主面に第1導電型の第1半導体層が形成された半導体基板と、

前記第1領域内の前記第1半導体層上に形成され、前記第1導電型とは逆の第 2導電型の第2半導体層と、

前記第1領域の前記半導体基板の主面から前記第2半導体層を貫通する複数の



第1溝部と、

前記第1溝部内に形成された第1絶縁膜と、

前記第1絶縁膜上に形成された第1導電体と、

前記第1溝部に隣接して前記第2半導体層内に形成され、前記第1導電型を有する第3半導体層と、

前記第2領域に形成された第2溝部と、

前記第2溝部内に形成された第2絶縁膜と、

前記第2絶縁膜上に形成され、前記第1導電体と電気的に接続する第2導電体と、

前記第3領域内の前記第1半導体層上に形成され、前記第2導電型の複数の第4半導体層と、

前記第1領域にて、前記第1半導体層をドレインとし、前記第2半導体層をチャネルとし、前記第3半導体層をソースとし、前記第1導電体をゲートとするトレンチゲート型MISFETとを有する半導体装置であって、

前記第2導電体からなるゲート引出し部と、前記複数の第4半導体層からなり、平面で前記第1領域および前記第2領域を取り囲むフィールドリミッティングリングとを有し、

前記第2半導体層と前記複数の第4半導体層とが同一の工程で形成されている ことを特徴とする半導体装置。

【請求項16】 半導体基板の第1領域、第2領域および第3領域に、それぞれトレンチゲート型MISFET、前記トレンチゲート型MISFETのゲート引出し部およびフィールドリミッティングリングを有する半導体装置の製造方法であって、

- (a) 前記半導体基板の主面に第1導電型の第1半導体層を形成する工程、
- (b) 前記半導体基板の主面において、前記第1領域および前記第2領域にそれ ぞれ第1溝部および第2溝部を形成する工程、
 - (c)前記第1溝部内および前記第2溝部内に絶縁膜を形成する工程、
 - (d) 前記絶縁膜上に導電体を形成する工程、
 - (e) 前記(d) 工程後、前記第1領域内の前記半導体基板に前記第1導電型と

は逆の第2導電型の不純物を導入して前記第1領域内の前記第1半導体層上に前 記第2導電型の第2半導体層を形成し、前記第3領域内の前記半導体基板に前記 第1導電型とは逆の前記第2導電型の不純物を導入して前記第3領域内の前記第 1半導体層上に前記第2導電型の第4半導体層を形成する工程、

(f)前記第2半導体層に前記第1導電型の不純物を導入し、前記第2半導体層に前記第1溝部と隣接する前記第1導電型の第3半導体層を形成する工程、を含み、前記第2半導体層は前記第1溝部が前記第2半導体層を貫通するように形成し、前記第1領域にて、前記第1半導体層をドレインとし、前記第2半導体層をチャネルとし、前記第3半導体層をソースとし、前記第1領域における前記導電体をゲートとする前記トレンチゲート型MISFETを形成し、前記第4半導体層から平面で前記第1領域および前記第2領域を取り囲む前記フィールドリミッティングリングを形成することを特徴とする半導体装置の製造方法。

【請求項17】 請求項16記載の半導体装置の製造方法において、前記第2領域における前記導電体は、前記第2溝部内における第1の幅と前記第2溝部外における第2の幅を有し、前記第2の幅が前記第1の幅より大きくなるように形成することを特徴とする半導体装置の製造方法。

【請求項18】 請求項16記載の半導体装置の製造方法において、前記第2半導体層および前記第4半導体層は、同一の工程で形成することを特徴とする半導体装置の製造方法。

【請求項19】 半導体基板の第1領域、第2領域および第3領域に、それぞれトレンチゲート型MISFET、前記トレンチゲート型MISFETのゲート引出し部およびフィールドリミッティングリングを有する半導体装置の製造方法であって、

- (a) 前記半導体基板の主面に第1導電型の第1半導体層を形成する工程、
- (b) 前記第1領域内の前記半導体基板に前記第1導電型とは逆の第2導電型の不純物を導入して前記第1領域内の前記第1半導体層上に前記第2導電型の第2半導体層を形成し、前記第3領域内の前記半導体基板に前記第1導電型とは逆の前記第2導電型の不純物を導入して前記第3領域内の前記第1半導体層上に前記第2導電型の第4半導体層を形成する工程、

- (c)前記(b)工程後、前記半導体基板の主面において、前記第1領域および前記第2領域にそれぞれ第1溝部および第2溝部を形成する工程、
 - (d) 前記第1溝部内および前記第2溝部内に絶縁膜を形成する工程、
 - (e) 前記絶縁膜上に導電体を形成する工程、
- (f)前記第2半導体層に前記第1導電型の不純物を導入し、前記第2半導体層に前記第1溝部と隣接する前記第1導電型の第3半導体層を形成する工程、を含み、前記第1溝部は前記第2半導体層を貫通するように形成し、前記第1領域にて、前記第1半導体層をドレインとし、前記第2半導体層をチャネルとし、前記第3半導体層をソースとし、前記第1領域における前記導電体をゲートとする前記トレンチゲート型MISFETを形成し、前記第4半導体層から平面で前記第1領域および前記第2領域を取り囲む前記フィールドリミッティングリングを形成することを特徴とする半導体装置の製造方法。

【請求項20】 請求項19記載の半導体装置の製造方法において、前記第2半導体層および前記第4半導体層は、同一の工程で形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

(0001)

【発明の属する技術分野】

本発明は、半導体装置およびその製造技術に関し、特に、パワーMISFET (Metal Insulator Semiconductor Field Effect Transistor) を有する半導体 装置に適用して有効な技術に関するものである。

[0002]

【従来の技術】

たとえば、n型の導電型の半導体基板の表面に網目状に積層して形成されたp型の導電型のウエル拡散層およびn型の導電型のソース拡散層と、これらの間の溝の絶縁膜に埋設されたゲートとを有するトレンチ構造の縦型MOSトランジスタにおいて、ソース拡散層の中央下部に深いp型拡散層を設けてドレインとソースとの間に電圧を印加した際に空乏層がトレンチ部を覆うようにし、チップ周辺部にp型のガードリング部を配置することによってチップ表面付近の空乏層の伸

びを促進することによって、縦型MOSトランジスタの高耐圧化を図る技術がある (たとえば、特許文献 1 参照)。

[0003]

また、特開2001-168329号公報、特開2002-353452号公報、特開平10-173175号公報、特開平8-204194号公報、特開平6-204483号公報、特開平10-56174号公報および特開2002-231944号公報には、トレンチゲート型MOSトランジスタの構造が開示されている(特許文献2、3、4、5、6、7、8参照)。

[0004]

【特許文献1】

特開平6-151867号公報

[0005]

【特許文献2】

特開2001-168329号公報

[0006]

【特許文献3】

特開2002-353452号公報

[0007]

【特許文献4】

特開平10-173175号公報

[0008]

【特許文献5】

特開平8-204194号公報

[0009]

【特許文献6】

特開平6-204483号公報

[0010]

【特許文献7】

特開平10-56174号公報

[0011]

【特許文献8】

特開2002-231944号公報

[0012]

【発明が解決しようとする課題】

数ワット以上の電力を扱える大電力用途のトランジスタをパワートランジスタといい、種々の構造のものが検討されている。中でもパワーMISFETにおいては、いわゆる縦型や横型と呼ばれるものがあり、さらにゲート部の構造に応じてトレンチ(溝)ゲート型やプレーナゲート型といった構造に分類される。このようなパワーMISFETにおいては、大きな電力を得るために、たとえば微細なパターンのMISFETを多数個(たとえば数万個)並列に接続した構造が採用されている。

[0013]

本発明者らは、上記のようなパワーMISFETにおいて、十分な耐圧の確保 を可能とするための技術について検討している。その一例は、以下の通りである

 $\{0014\}$

すなわち、トレンチゲート型パワーMISFETにおいては、半導体基板(以下、単に基板という)の主面にパワーMISFETのチャネルとして用いる半導体層(以下、チャネル層という)が形成される。また、このチャネル層より深い半導体層(以下、ウエル層という)を形成し、このウエル層で上記ゲート部のうちのゲート引出し部が形成された溝を覆う。このゲート引出し部においては、そのウエル層が形成されていないと、特に溝の底部周辺の領域の電界が強くなってアバランシェ電流がその領域に集中して流れ、ゲート引出し部における耐圧の低下が懸念される。そのため、そのウエル層を形成することによって、ゲート引出し部における耐圧の低下を防いでいるのである。なお、上記特許文献1で開示されている技術においては、このような考慮がなされていない。さらに、半導体チップ(以下、単にチップという)の周辺部を取り囲むターミネーション領域にもそのウエル層を形成し、フィールドリミッティングリング(Field Limiting Rin

g; FLR) としている。このようなフィールドリミッティングリングを含むウエル層を形成することによってパワーMISFETの高耐圧化を実現している。

[0015]

しかしながら、上記のチャネル層およびウエル層を形成するためには、2種類の半導体層を形成する必要があることから、パワーMISFETの高耐圧化を実現するためには製造工程数が増加してしまう課題がある。そのため、パワーMISFETを有する半導体装置の工期が延びてしまうという課題もある。

[0016]

本発明の目的は、製造工程数を増加することなくパワーMISFETの高耐圧 化を実現できる技術を提供することにある。

$\{0017\}$

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0018]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0019]

すなわち、本発明は、

- (a) 主面および裏面を有し、第1領域、第2領域および第3領域を含み、前記 主面に第1導電型の第1半導体層が形成された半導体基板と、
- (b) 前記第1領域内の前記第1半導体層上に形成され、前記第1導電型とは逆の第2導電型の第2半導体層と、
- (c) 前記第1領域の前記半導体基板の主面から前記第2半導体層を貫通する複数の第1溝部と、
 - (d) 前記第1溝部内に形成された第1絶縁膜と、
 - (e) 前記第1絶縁膜上に形成された第1導電体と、
- (f)前記第1溝部に隣接して前記第2半導体層内に形成され、前記第1導電型 を有する第3半導体層と、

- (g) 前記第2領域に形成された第2溝部と、
- (h) 前記第2溝部内に形成された第2絶縁膜と、
- (i) 前記第2絶縁膜上に形成され、前記第1導電体と電気的に接続する第2導 電体と、
- (j) 前記第3領域内の前記第1半導体層上に形成され、前記第2導電型の複数の第4半導体層とを有し、前記第2溝部は、前記第2半導体層および前記第4半導体層に接し、前記第2半導体層および前記第4半導体層は、第1不純物濃度および第1深さを有する。

[0020]

また、本発明は、半導体基板の第1領域、第2領域および第3領域に、それぞれトレンチゲート型MISFET、前記トレンチゲート型MISFETのゲート引出し部およびフィールドリミッティングリングを有する半導体装置の製造方法であり、

- (a) 前記半導体基板の主面に第1導電型の第1半導体層を形成する工程と、
- (b) 前記半導体基板の主面において、前記第1領域および前記第2領域にそれぞれ第1溝部および第2溝部を形成する工程と、
- (c) 前記第1溝部内および前記第2溝部内に絶縁膜を形成する工程と、
- (d) 前記絶縁膜上に導電体を形成する工程と、
- (e) 前記(d) 工程後、前記第1領域内の前記半導体基板に前記第1導電型とは逆の第2導電型の不純物を導入して前記第1領域内の前記第1半導体層上に前記第2導電型の第2半導体層を形成し、前記第3領域内の前記半導体基板に前記第1導電型とは逆の前記第2導電型の不純物を導入して前記第3領域内の前記第1半導体層上に前記第2導電型の第4半導体層を形成する工程と、
- (f)前記第2半導体層に前記第1導電型の不純物を導入し、前記第2半導体層に前記第1溝部と隣接する前記第1導電型の第3半導体層を形成する工程とを含み、前記第2半導体層は前記第1溝部が前記第2半導体層を貫通するように形成し、前記第1領域にて、前記第1半導体層をドレインとし、前記第2半導体層をチャネルとし、前記第3半導体層をソースとし、前記第1領域における前記導電体をゲートとする前記トレンチゲート型MISFETを形成し、前記第4半導体

層から平面で前記第1領域および前記第2領域を取り囲む前記フィールドリミッティングリングを形成するものである。

[0021]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態の説明に用いる図においては、部材の位置関係をわかりやすくするために平面図であってもハッチングを付す場合がある。

[0022]

(実施の形態1)

本実施の形態1の半導体装置は、たとえばnチャネル型のトレンチゲート型パワーMISFETを有するものである。このような本実施の形態1の半導体装置の製造方法を図1~図12を用いて工程順に説明する。

[0023]

まず、図1に示すように、n型(第1導電型)の導電型を有する n+型単結晶シリコン基板1Aの表面(主面)に、n型の導電型を有する不純物(たとえば、リン)がドープされた n-型単結晶シリコン層(第1半導体層)1Bをエピタキシャル成長させた半導体基板(以下、単に基板という)を準備する。この基板は、後の工程でパワーMISFETの活性セルが形成される活性セル領域(第1領域)ACA、不活性セルが形成される不活性セル領域(第1領域)NCA、パワーMISFETのゲート電極と電気的に接続する配線が形成されるゲート配線領域(第2領域)GLAおよびフィールドリミッティングリングが形成されるターミネーション領域(第3領域)FLRを有している。n+型単結晶シリコン基板1Aおよびn-型単結晶シリコン層1Bは、後の工程でパワーMISFETのドレイン領域となる。続いて、たとえばn-型単結晶シリコン層1Bの表面(主面)を熱酸化することによって酸化シリコン膜3を形成する。

[0024]

次に、図2に示すように、フォトリソグラフィ技術を用いてパターニングされ

たフォトレジスト膜をマスクとして酸化シリコン膜3およびn-型単結晶シリコン層1Bをエッチングし、活性セル領域ACAおよび不活性セル領域NCAに溝(第1溝部)4を形成し、ゲート配線領域GLAに溝(第2溝部)5を形成する。続いて、基板に熱酸化処理を施すことにより、溝4、5の側壁および底部に酸化シリコン膜(第1絶縁膜、第2絶縁膜)6を形成する。この酸化シリコン膜6は、パワーMISFETのゲート絶縁膜となる。

[0025]

次に、図3に示すように、たとえばP(リン)がドープされた多結晶シリコン膜を溝4、5の内部を含む酸化シリコン膜3上に堆積し、その多結晶シリコン膜で溝4、5を埋め込む。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして多結晶シリコン膜をエッチングし、多結晶シリコン膜を溝4、5内に残すことによって、溝4内にパワーMISFETのゲート電極(第1導電体)7を形成し、溝5内にゲート引き出し電極(第2導電体、ゲート引き出し部)8を形成する。この時、ゲート引き出し電極8を形成する多結晶シリコン膜の一部が溝5の外部に残るようにパターニングを行う。それにより、ゲート引き出し電極8は、図3においては紙面に垂直な方向(第1方向)に延在し、溝5外における部分(第1部分)の幅(第2の幅)が溝5内における部分(第2部分)の幅(第1の幅)より大きくなる。

[0026]

次に、図4に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして酸化シリコン膜3をエッチングし、不要な酸化シリコン膜3を除去することによって、残った酸化シリコン膜3からフィールド絶縁膜(第3絶縁膜)3Aを形成する。この時、ゲート配線領域GLAにおいては、ゲート引き出し電極8の溝5外における部分(第1部分)をマスクにし、そのゲート引き出し電極8の溝5外における部分に対して自己整合的に酸化シリコン膜3をエッチングしてもよい。

[0027]

次に、図5に示すように、n-型単結晶シリコン層1Bの表面に酸化シリコン膜9を堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフ

ォトレジスト膜をマスクとしてp型(第2導電型)の導電型を有する不純物イオ ン(たとえばB(ホウ素))を所定の濃度(第1不純物濃度)で n-型単結晶シ リコン層1Bに導入する。次いで、基板に熱処理を施すことによってその不純物 イオンを拡散させ、活性セル領域ACAにp-型半導体領域(第2半導体層)1 0を形成し、ターミネーション領域FLRにp-型フィールドリミッティングリ ング(第4半導体層)11を形成する。そのp-型半導体領域10は、パワーM ISFET形成後においてパワーMISFETのチャネル層となる。そのp−型 フィールドリミッティングリング11は、平面において、複数のリング状で活性 セル領域ACAおよび不活性セル領域NCAを取り囲む領域に形成される。また 、p-型半導体領域10およびp-型フィールドリミッティングリング11は、端 部がゲート引き出し電極8の形成された溝5の側壁に達し、溝4、5の底部に達 しない深さ(第1深さ)で形成するようにする。なお、フィールドリミッティン グリングは、たとえば半導体用語大辞典編集委員会編集「半導体用語大辞典」、 株式会社日刊工業新聞社発行、1999年3月20日、p. 938に記載されて いるように、個別素子やICのプレーナ接合をリング状の接合で取り囲み、プレ ーナ接合のコーナー部の電界を緩和して高耐圧を実現するものである。

[0028]

次に、図6に示すように、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてn型の導電型を有する不純物イオン(たとえばAs(ヒ素))を基板に導入する。続いて、基板に熱処理を施すことによってその不純物イオンを拡散させ、活性セル領域ACAのp-型半導体領域10内にn+型半導体領域(第3半導体層)12を形成し、ターミネーション領域FLRのn-型単結晶シリコン層1Bにn+型ガードリング領域13を形成する。ここまでの工程により、n+型単結晶シリコン基板1Aおよびn-型単結晶シリコン層1Bをドレイン領域とし、n+型半導体領域12をソース領域とするパワーMISFETを形成することができる。また、n+型ガードリング領域13は、基板を個々の半導体チップ(以下、単にチップという)へと分割した時に、平面においてp-型フィールドリミッティングリング11を取り囲むように形成され、パワーMISFET素子を保護する機能を有する。

[0029]

次に、図7に示すように、たとえば基板上にPSG(Phospho Silicate Glass)膜を堆積した後、そのPSG膜上にSOG(Spin On Glass)膜を塗布することにより、そのPSG膜およびSOG膜からなる絶縁膜14を形成する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして絶縁膜14およびn-型単結晶シリコン層1Bをエッチングし、コンタクト溝15、16、17、18、19を形成する。コンタクト溝15は、活性セル領域ACAにおいて、隣接するゲート電極7間に形成され、パワーMISFETのソース領域となるn+型半導体領域12と接する。コンタクト溝16は、不活性セル領域NCAにおいて隣接するゲート電極7とゲート引き出し電極8との間に形成され、p-型半導体領域10と接する。コンタクト溝17は、ターミネーション領域FLRにおいて形成され、p-型フィールドリミッティングリング11と接する。コンタクト溝18は、ターミネーション領域FLRにおいて形成され、n+型ガードリング領域13と接する。コンタクト溝19は、ゲート配線領域GLAにおいて形成され、ゲート引き出し電極8に達する。

[0030]

次に、図8に示すように、コンタクト溝15、16、17、18の底部にp型の導電型を有する不純物イオンとして、たとえばBF2(二フッ化ホウ素)を導入する。続いて、基板に熱処理を施すことによってその不純物イオンを拡散させ、p+型半導体領域20を形成する。このように、コンタクト溝15、16、17、18を形成し、その底部にp+型半導体領域20を設けることによって、たとえばマスク合わせ余裕を低減できるので、隣接するゲート電極7間の微細化を図ることができる。このp+型半導体領域20は、後の工程で形成される配線をコンタクト溝15、16、17、18の底部にてp-型半導体領域10またはp-型フィールドリミッティングリング11とオーミック接触させるためのものである。

[0031]

次に、図9に示すように、コンタクト溝15、16、17、18、19内部を含む絶縁膜14の上部に、バリア導体膜として、たとえばスパッタリング法でT

iW(チタンタングステン)膜を薄く堆積した後、基板に熱処理を施す。続いて、そのTiW膜上に、たとえばスパッタリング法にてAl(アルミニウム)膜を堆積する。バリア導体膜は、Alと基板(Si)とが接触することにより不所望な反応層が形成されることを防止する役割を果たす。なお、本実施の形態1において、Al膜は、Alを主成分とする膜を意味し、他の金属等を含有していてもよい。

[0032]

続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてそのTiW膜およびAI膜をエッチングすることにより、ゲート引き出し電極8と電気的に接続するゲート配線21、パワーMISFETのソース領域となるn+型半導体領域12と電気的に接続するソースパッド(ソース電極)22、p-型フィールドリミッティングリング11の1本と電気的に接続し、図9では図示しない領域でソースパッド22と電気的に接続する配線23、配線23が電気的に接続するp-型フィールドリミッティングリング11とは異なるp-型フィールドリミッティングリング11とは異なるp-型フィールドリミッティングリング11とは異なるp-型フィールドリミッティングリング11と電気的に接続する配線25、およびゲート配線21と電気的に接続するゲートパッド(ゲート電極)を形成する。なお、そのゲートパッドは、図9では図示されない領域に形成される。

[0033]

ここで、上記ゲート配線21、ソースパッド22、配線23、24、25、およびゲートパッドが形成された時の平面図を図示すると図10~図12のようになる。図10は、後の工程で基板を個々のチップへ分割した時のチップ1個分に相当するチップ領域CHPを示したものであり、図11および図12は、図10中に示したA-A線付近を拡大して示したものである。また、図11および図12は、同じ領域の平面図であるが、各部材の位置関係をわかりやすくするために、両方の図に図示された部材と一方の図にのみ図示された部材とがある。なお、上記図1~図9で示した断面は、そのA-A線における断面を示したものである

[0034]

図10~図12に示すように、チップ領域CHP(平面)において、活性セル 領域ACA、不活性セル領域NCA、ゲート配線領域GLAおよびターミネーシ ョン領域FLRは、不活性セル領域NCAが活性セル領域ACAを取り囲み、ゲ ート配線領域GLAが不活性セル領域NCAを取り囲み、ターミネーション領域 FLRがゲート配線領域GLAを取り囲むように形成されている。前述したよう に、本実施の形態1のパワーMISFETのソースとなる n+型半導体領域12 (たとえば図6参照)は、活性セル領域ACAに形成され、不活性セル領域NC Aには形成されていない。不活性セル領域NCAにもn+型半導体領域12が形 成されている場合には、n+型単結晶シリコン基板1A(たとえば図6参照)お よびn-型単結晶シリコン層1B(たとえば図6参照)をドレイン領域とし、n+ 型半導体領域12をソース領域とし、ゲート引き出し電極8(たとえば図6参照)をゲート電極とし、p⁻型半導体領域10(たとえば図6参照)をチャネルと する寄生MISFETが形成されることになる。ここで、ゲート電極7(たとえ ば図6参照)とゲート引き出し電極8とは一体に形成され、電気的に接続してい ることから、パワーMISFETを動作させた時にこの寄生MISFETも動作 して、チップ外周領域に近いセルで電流集中が起きてしまう不具合が懸念される 。そこで、本実施の形態1のように、活性セル領域ACAに形成されたパワーM ISFETのセルを、n+型半導体領域12の存在しないダミーセルが形成され た不活性セル領域NCAが取り囲むようにすることにより、そのような寄生MI SFETによる寄生動作を防ぐことが可能となる。それにより、パワーMISF ETのチップ外周領域に近いセルで電流集中が起きてしまう不具合を防ぐことが できる。

[0035]

また、図10~図12に示すように、本実施の形態1においてゲート電極7(溝4)の平面パターンは四角形のメッシュ状となっている。ゲート電極7の上層 に形成されたソースパッド22は、配線23と電気的に接続している。ゲートパッド(ゲート電極)26は、ゲート配線21、ソースパッド22、および配線2 3、24、25と同じ配線層から形成され、ゲート配線21と電気的に接続して いる。 n+型ガードリング領域13(たとえば図9参照)と電気的に接続する配 線25、p-型フィールドリミッティングリング11 (たとえば図9参照)と電気的に接続する配線24および配線25は、活性セル領域ACAを取り囲むようにチップ領域の最外周から順に配置されている。

[0036]

図13は、上記p-型フィールドリミッティングリング11(たとえば図9も参照)の機能を説明する要部断面図である。図13中においては、説明のために、複数のp-型フィールドリミッティングリング11のうち、配線23と電気的に接続するものをp-型フィールドリミッティングリング11Aとし、配線24と電気的に接続するものをp-型フィールドリミッティングリング11Bとし、p-型フィールドリミッティングリング11Bとし、リー型フィールドリミッティングリング11Bとの間のp-型フィールドリミッティングリングを3本として、p-型フィールドリミッティングリングを3本として、p-型フィールドリミッティングリング11Bとの間のp-型フィールドリミッティングリング11C、11D、11Eとした。

[0037]

 p^- 型フィールドリミッティングリング 11B、11C、11D、11Eは、電圧が固定されないフローティング状態にしてある。パワーM ISFETのソース領域と電気的に接続する配線 23 とドレインとの間に逆バイアス電圧が印加されると、最初は p^- 型フィールドリミッティングリング 11A の周りに空乏層 DPLが形成される。逆バイアス電圧の増加に従って空乏層 DPLが p^- 型フィールドリミッティングリング 11A がアバランシェ降伏する前に、図 13 中にて点線で示すように空乏層 DPLが p^- 型フィールドリミッティングリング 11A にきょうにする。 p^- 型フィールドリミッティングリング 11A においては、電界がコーナー部 CNA で最大となるが、図 13 に示したように、コーナー部 CNA でアバランシェ降伏が起こる前に空乏層 DPL が p^- 型フィールドリミッティングリング 11C に達するようにすることでコーナー部 CNA の電界を緩和することができる。その後、逆バイアス電圧を増加すると、 p^- 型フィールドリミッティングリング 11C のコーナー部 CNC の電界が増加するが、同様に p^- 型フィールドリミッティングリング 11C のコーナー部 CNC の電界が増加するが、同様に p^- 型フィールドリミッティングリング 11C のコーナー部 11C の 1

[0038]

図14は、本発明者らが本実施の形態1のパワーMISFETが形成された基板と比較した基板の要部断面図である。

[0039]

図14に示した基板は、本実施の形態1のパワーMISFETが形成された基板(たとえば、図9参照)とほぼ同様であるが、 p^- 型フィールドリミッティングリング11が本実施の形態1のパワーMISFETが形成された基板に比べて深く形成され、そのうちの1本がゲート引き出し電極8の形成された溝5を覆うように形成されている。これは、 p^- 型フィールドリミッティングリング11を深く形成することによって、 p^- 型フィールドリミッティングリング11の接合耐圧を大きくできるからである。しかしながら、ゲート配線領域GLAにおいては、 p^- 型半導体領域10と p^- 型フィールドリミッティングリング11とが重なる部分が出てくる。このような重なる部分が存在する場合には、図5を用いて説明したような一括した不純物イオン導入工程で、一括して p^- 型半導体領域10および p^- 型フィールドリミッティングリング11を形成することができなくなる。すなわち、 p^- 型半導体領域10および p^- 型フィールドリミッティングリン

グ11は、別々の不純物イオン導入工程で形成することになり、本実施の形態1の半導体装置の製造方法に比べて製造工程数が増え、半導体装置製造のTAT(Turn Around Time)の延長を招くことが懸念される。また、製造工程数が増えることによって、半導体装置の製造コストの増大も懸念される。

[0040]

一方、本実施の形態 1 のように p -型フィールドリミッティングリング 1 1 を 浅く形成した場合には、p-型フィールドリミッティングリング11の本数を増 やしたり、隣接する p -型フィールドリミッティングリング 1 1 の間隔を最適化 することでターミネーション領域FLRを活性セル領域ACAおよび不活性セル 領域NCAと同等に高耐圧化することができる。しかしながら、p-型半導体領 域10および p -型フィールドリミッティングリング11を一括して形成した場 合には、p-型フィールドリミッティングリング11が溝5を覆う構造とならな いため、ゲート・ドレイン間の電界が大きくなることになる。すなわち、ゲート 配線領域GLAの耐圧が、活性セル領域ACA、不活性セル領域NCAおよびタ ーミネーション領域FLRに比べて低下していることになり、図15に示すよう に、パワーMISFETがブレークダウン電圧BVで降伏した時に、溝5の底部 周辺の領域TBAにおける電界が大きくなり耐圧が低下するので、この領域TB Aにアバランシェ電流が集中して流れてしまうことになる。このように部分的に 耐圧の低い箇所があると、局所的に降伏が起こることになってしまうので、本実 施の形態1のパワーMISFETのアバランシェ耐量の低下が懸念される。また 、衝突電離によって発生した電子と正孔がゲート絶縁膜に注入されることによる 信頼性の低下が懸念される。

[0041]

そこで、本実施の形態1においては、p-型半導体領域10およびp-型フィールドリミッティングリング11を形成するに当たって以下のような規定をし、上記のような不具合の発生を防ぐ。

[0042]

すなわち、図16に示すように、ゲート配線領域GLAにおいては、p-型半 導体領域10およびp-型フィールドリミッティングリング11を形成する際の 不純物イオン導入時に、ゲート引き出し電極8のうち溝5の外部に配置された部 分とフィールド絶縁膜3Aとがマスクとなる。不純物イオンは、この部分の寸法 だけ離間して導入されることになる。この寸法をイオン導入間隔CHSPとする と、ゲート配線領域GLAの耐圧の向上は、イオン導入間隔CHSPを可能な限 り狭くすることで実現できる。これは、イオン導入間隔CHSPを狭くすること によって、ソースパッド22および配線23とドレインとの間に逆バイアス電圧 を印加した時に、p-型半導体領域10およびp-型フィールドリミッティングリ ング11のそれぞれからnー型単結晶シリコン層1Bへ伸びる空乏層が接続し、 溝5の底部周辺の領域TBA(図15参照)を覆えるようになるからであり、そ れによって領域TBAにおける電界が緩和されるからである。その一方で、イオ ン導入間隔CHSPの規定が狭くなり過ぎると、ゲート引き出し電極8が微細な パターンとなって、ゲート引き出し電極8上の絶縁膜14にコンタクト溝19を 形成するのが困難になってしまう。逆に、イオン導入間隔CHSPの規定が広く なり過ぎると、p-型半導体領域10からn-型単結晶シリコン層1Bへ伸びる空 乏層が領域TBAを覆えなくなるので、領域TBAにおける電界を緩和できなく なり、ゲート配線領域GLAの耐圧が低下してしまう。

[0043]

ここで、本発明者らは、シミュレーションにより上記イオン導入間隔CHSPを適切な範囲に設定する手段について検討した。図17は、ソース・ドレイン間の耐圧が約150V~500VのパワーMISFETを想定してイオン導入間隔CHSPを変化させた時のゲート配線領域GLAの耐圧をシミュレーションした結果を示したものであり、図18は、図17に示したデータをもとにパワーMISFETの耐圧を確保できるイオン導入間隔CHSPの範囲を示したものである。なお、150V仕様のパワーMISFETについては、n-型単結晶シリコン層1Bを抵抗率2.5 Ω ・c m、厚さ14 μ mとし、p-型半導体領域10の形成深さを1.69 μ mとしてシミュレーションを行い、200V仕様のパワーMISFETについては、n-型単結晶シリコン層18 μ mとし、 μ -型半導体領域10の形成深さを1.75 μ mとしてシミュレーションを行い、250V仕様のパワーMISFETについては、 μ -型単結晶

シリコン層 1 Bを抵抗率 5 . 5 Ω · c m、厚さ 2 0 μ mとし、p -型半導体領域 1 0 の形成深さを 1 . 8 2 μ mとしてシミュレーションを行い、5 0 0 V 仕様のパワーM I S F E T については、n -型単結晶シリコン層 1 Bを抵抗率 1 5 Ω · c m、厚さ 4 0 μ mとし、p -型半導体領域 1 0 の形成深さを 1 . 9 8 μ mとしてシミュレーションを行った。その結果、図 1 7 に示すように、イオン導入間隔 C H S P が所定の値より大きくなるとゲート・ドレイン間の電界が大きくなり、急激に耐圧が低下することがわかった。また、図 1 8 に示すように、その急激に耐圧が低下するイオン導入間隔 C H S P は、n -型単結晶シリコン層 1 B の抵抗率 p (Ω · c m) によって表せることがわかった。これらの結果から、ゲート配線領域 G L A の耐圧を確保できるイオン導入間隔 C H S P の範囲内において、絶縁膜 1 4 にコンタクト溝 1 9 を形成することが可能な程度にイオン導入間隔 C H S P を設定することにより、本実施の形態 1 のパワーM 1 S F E T においては、ゲート配線領域 G G L A でも所望の耐圧とすることが可能となる。

[0044]

ところで、本実施の形態1のパワーMISFETにおいては、p-型半導体領域10の形成深さを深くするほど耐圧を高くすることができる。しかしながら、MISFETとして動作させる活性セル領域ACAでは、MISFETとするためにp-型半導体領域10より深い溝4が必要となる。そのため、溝4を深くするに従って、平面では溝4を微細に形成することが困難になる。また、溝4が深くなることによって、ゲート・ソース間容量(入力容量)の増加する虞がある。また、確実に溝4をp-型半導体領域10より深く形成するために、実際に形成される溝4の深さの誤差を考慮して、溝4の深さはマージンを設けて設定する必要がある。しかしながら、このマージンが設けられたことにより、溝4内に形成された酸化シリコン膜6とn-型単結晶シリコン層1Bとが接する面積が増大することになり、ゲート・ドレイン間容量の増加する虞がある。このようなゲート・ソース間容量およびゲート・ドレイン間容量といった寄生容量の増加によって、パワーMISFETのスイッチング損失の増加が懸念される。そこで、本実施

[0045]

図示は省略するが、上記ゲート配線21、ソースパッド22、配線23、24、25およびゲートパッド26を形成した後、基板の上部に、保護膜として、たとえばポリイミド樹脂膜を塗布し、露光、現像することによって、ゲートパッド26およびソースパッド22上のポリイミド樹脂膜を除去し、開口部を形成する

[0046]

次いで、基板の表面をテープ等で保護した後、保護面を下側とし、n+型単結晶シリコン基板1Aの裏面を研削する。続いて、n+型単結晶シリコン基板1Aの裏面上に、導電性膜として、たとえばTi(チタン)膜、Ni(ニッケル)膜およびAu(金)膜を順次スパッタリング法により堆積し、これらの積層膜を形成する。この積層膜は、ドレイン(n+型単結晶シリコン基板1Aおよびn-型単結晶シリコン層1B)の引出し電極(ドレイン電極)となる。


[0047]

続いて、上記テープを剥がし、上記ポリイミド樹脂膜に形成した開口部上に、たとえばAu等よりなるバンプ電極を形成した後、ウエハ状態の基板を、たとえば分割領域(図示は省略)に沿ってダイシングし、個々のチップへと分割する。その後、個々のチップを、たとえば外部端子を有するリードフレーム(実装板)上に搭載し樹脂等で封止(実装)し、本実施の形態1の半導体装置を製造する。

[0048]

(実施の形態2)

本実施の形態2の半導体装置は、前記実施の形態1の半導体装置と同様に、た



[0049]

本実施の形態2の半導体装置の製造工程は、前記実施の形態1において図1を用いて説明した工程までは同様である。その後、図19に示すように、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして、酸化シリコン膜3を所定量エッチングし、酸化シリコン膜3に段差を形成する。このような段差を形成することによって、その段差を次工程でのフォトレジスト膜のパターニング時における位置合わせ用のマークとして用いることができる。また、このパターンをマスクとしてp型の導電型を有する不純物イオン(たとえばB)をn-型単結晶シリコン層1Bに導入する。次いで、基板に熱処理を施すことによってその不純物イオンを拡散させ、p-型半導体領域10Aおよびp-型フィールドリミッティングリング11を形成する。

[0050]

次に、図20に示すように、フォトリソグラフィ技術を用いてパターニングされたフォトレジスト膜をマスクとして酸化シリコン膜3およびn-型単結晶シリコン層1B(p-型半導体領域10A)をエッチングし、活性セル領域ACAおよび不活性セル領域NCAに溝4を形成し、ゲート配線領域GLAに溝5を形成する。この時、溝4、5は、その深さがp-型半導体領域10Aおよびp-型フィールドリミッティングリング11より深くなるように形成する。ここで、溝5よりチップ外周方向に存在するp-型半導体領域10Aをp-型フィールドリミッティングリング11Fとする。

$[0\ 0\ 5\ 1]$

続いて、基板に熱酸化処理を施すことにより、溝4、5の側壁および底部に酸化シリコン膜6を形成する、この酸化シリコン膜6は、パワーMISFETのゲート絶縁膜となる。

[0052]

次に、図21に示すように、たとえばPがドープされた多結晶シリコン膜を溝

4、5の内部を含む酸化シリコン膜3上に堆積し、その多結晶シリコン膜で溝4、5を埋め込む。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして多結晶シリコン膜をエッチングし、多結晶シリコン膜を溝4、5内に残すことによって、溝4内にパワーMISFETのゲート電極7を形成し、溝5内にゲート引き出し電極8を形成する。この時、ゲート引き出し電極8を形成する多結晶シリコン膜の一部が溝5の外部に残るようにパターニングを行う。それにより、ゲート引き出し電極8は、図21においては紙面に垂直な方向に延在し、溝5外における幅が溝5内における幅より大きくなる。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして酸化シリコン膜3をエッチングし、不要な酸化シリコン膜3を除去することによって、残った酸化シリコン膜3からフィールド絶縁膜3Aを形成する

[0053]

その後、図22に示すように、前記実施の形態1で図5〜図9を用いて説明した工程と同様の工程を経ることによって本実施の形態2の半導体装置を製造する

$\{0054\}$

[0055]

ところで、図23および図24は、それぞれ本実施の形態2および前記実施の 形態1の基板における活性セル領域ACAを拡大して示したものである。

[0056]

本実施の形態2の半導体装置の製造工程によれば、p-型半導体領域10Aを

形成した後にゲート電極7が配置される溝4を形成するので、前記実施の形態1 の半導体装置の製造工程に比べて、p-型半導体領域10Aの形成深さより溝4 の形成深さを十分深く形成する必要が生じる。そのため、本実施の形態2のパワ -MISFETによれば、前記実施の形態1のパワーMISFETに比べて、オ ン動作させた時にnー型単結晶シリコン層1Bに接した溝4の側面に十分な蓄積 層を形成できるので、オン抵抗を小さくできる。これにより、定常損失を低減す ることが可能となる。その一方で、本実施の形態2の半導体装置のパワーMIS FETは、前記実施の形態1のパワーMISFETに比べて、p-型半導体領域 10Aの形成深さより溝4の形成深さが深くなるので、溝4の側壁および底部に 形成された酸化シリコン膜6とn-型単結晶シリコン層1Bとの接触する面積が 大きくなる。そのため、本実施の形態2の半導体装置のパワーMISFETは、 その酸化シリコン膜6を容量絶縁膜としたゲート・ドレイン間容量Cgdが前記 実施の形態1のパワーMISFETに比べて大きくなるので、前記実施の形態1 のパワーMISFETに比べてスイッチング損失が大きくなる。これらのことか ら、パワーMISFETの定常損失低減を優先する場合には本実施の形態2の半 導体装置の製造方法を適用し、パワーMISFETのスイッチング損失を低減す ることによるスイッチング速度向上を優先する場合には前記実施の形態1の半導 体装置の製造方法を適用することが好ましい。

(0057)

(実施の形態3)

本実施の形態3は、前記実施の形態1において四角形のメッシュ状としたゲート電極7 (図12参照) の平面パターンを変形したものである。

(0058)

図25に示すように、本実施の形態3においては、前記実施の形態1において四角形のメッシュ状としたゲート電極7(溝4)の平面パターンのうち、ゲート引き出し電極8(溝5)が延在する方向と同じ方向に延在していた部分を省略したものである。それにより、溝4の側壁および底部に形成されパワーMISFETのゲート絶縁膜となる酸化シリコン膜6(たとえば図9参照)とn-型単結晶シリコン層1Bとの接触する面積が前記実施の形態1に比べて小さくなる。その



結果、本実施の形態3の半導体装置のパワーMISFETは、その酸化シリコン膜6を容量絶縁膜としたゲート・ドレイン間容量が前記実施の形態1のパワーMISFETに比べて小さくなるので、前記実施の形態1のパワーMISFETに比べてスイッチング損失が小さくできる。すなわち、本実施の形態3のパワーMISFETに比べてスイッチング速度を向上することができる。

[0059]

(実施の形態4)


本実施の形態4は、前記実施の形態3において図25に示したゲート電極7の 平面パターンを変形したものである。

[0060]

図26および図27に示すように、本実施の形態4では、前記実施の形態3で示したような、ゲート引き出し電極8の延在する方向と交差する方向に延在するゲート電極(第3部分)7の平面パターンにおいて、ゲート引き出し電極8(溝5)とパワーMISFETのソース領域となるn+型半導体領域12との間に、ゲート引き出し電極8の延在する方向に延在するゲート電極(第1導電体、第4部分)7A(溝4A)を配置したものである。なお、図27は、図26中のB-B線に沿った断面図である。

[0061]

ここで、前記実施の形態3で示したようなゲート電極7のパターンとした場合について図28および図29を用いて検討する。なお、図29は、図28中のBーB線に沿った断面図である。図28および図29に示すように、ゲート引き出し電極8(溝5)とn+型半導体領域12との間にゲート電極7A(溝4A)を配置しない場合には、パワーMISFETを動作させると、ドレイン(n+型単結晶シリコン基板1Aおよびn-型単結晶シリコン層1B)からソース(n+型半導体領域12)へ垂直方向に流れる電流成分I1(正常なパワーMISFETによる電流)の他に、寄生MISFETによる電流I2がゲート引き出し電極8が形成された溝5の側壁およびp-型半導体領域10の表面に沿って流れる。この電流I2は、パワーMISFETのセルの終端部(不活性セル領域NCA)で集



[0062]

そこで、図30に示すように、パワーMISFETのセルの終端部から配線2 3と電気的に接続するp-型フィールドリミッティングリング11の間に、その p-型フィールドリミッティングリング 1 1 と p-型半導体領域 1 0 とに一部が重 なるp型ウエル11Gを追加する手段が考えられる。それにより、p-型半導体 領域10とp型ウエル11Gとが重なることによって、p−型半導体領域10単 独より高濃度に不純物が導入された領域ができるので、寄生MISFETのしき い値電圧を正常なMISFET(パワーMISFET)のしきい値電圧より高く することができる。その結果、寄生MISFETによる電流I2をほぼ遮断する ことができる。すなわち、寄生MISFETによる電流I2がパワーMISFE Tのセルの終端部で集中して流れることに起因する、局所的な発熱の発生による パワーMISFETの安全動作領域(ASO;Area Of Safe Operation)の低下 を防ぐことができる。しかしながら、p‐型フィールドリミッティングリング1 1とp-型半導体領域10とに一部が重なるp型ウエル11Gは、p-型フィール ドリミッティングリング11および p -型半導体領域10と同一の工程で一括に 形成することができないので、パワーMISFETの製造工程数が増加し、パワ ーMISFETを有する半導体装置の工期が延びてしまう不具合が懸念される。

[0063]

一方、図26および図27に示したような本実施の形態の4によれば、上記のようなp型ウエル11Gを追加することなく、ゲート電極7の平面パターンを変更してゲート電極7と一括に形成することができる上記ゲート電極7Aを追加するのみで寄生MISFETによる電流I2を遮断することが可能となる。その結果、本実施の形態4の半導体装置の製造工程数を増加させることなくパワーMISFETの安全動作領域の低下を防ぐことができる。

[0064]

(実施の形態5)

本実施の形態5は、前記実施の形態1におけるコンタクト溝19(図12参照

) およびゲート配線21 (図12参照) の平面パターンを変形したものである。

[0065]

図31に示すように、本実施の形態5においては、前記実施の形態1において 1本で延在していたコンタクト溝19およびゲート配線21を、ゲート電極7と ゲート引き出し電極8とが接続する位置毎にそれぞれ個別に形成したものである。それにより、ドレインにブレイクダウン電圧が印加された時においては、溝5と隣接するp-型半導体領域10 (たとえば、図9参照) およびp-型フィールドリミッティングリング (たとえば、図9参照) から伸びる空乏層が、平面においては溝5の四方から広がってくる構造とすることができる。その結果、本実施の形態5によれば、前記実施の形態1に比べてさらに溝5の底部周辺の領域TBA(図15参照)における電界を緩和できるようになる。すなわち、本実施の形態5によれば、前記実施の形態1に比べてさらにゲート配線領域GLAにおける耐圧を向上することができる。

[0066]

(実施の形態6)

本実施の形態6は、図32に示すように、前記実施の形態5における平面パターンから、溝5およびゲート引き出し電極8を省略し、コンタクト溝19の下部まで溝4およびゲート電極7を延長したものである。このような本実施の形態6によれば、前記実施の形態5に比べて、ドレインにブレイクダウン電圧が印加された時において、ゲート配線領域GLAの溝4と隣接するp-型半導体領域10(たとえば、図9参照)およびp-型フィールドリミッティングリング11(たとえば、図9参照)から伸びる空乏層が、平面においてはゲート配線領域GLAの溝4の四方からさらに効果的に広がってくる構造とすることができる。すなわち、本実施の形態6によれば、前記実施の形態5に比べてさらにゲート配線領域GLAにおける耐圧を向上することができる。

[0067]

(実施の形態 7)

本実施の形態7は、図33に示すように、前記実施の形態5における平面パターンから、複数のコンタクト溝19およびゲート配線21のうち、任意のものを

省略した構造としたものである。このような本実施の形態 7 によれば、前記実施の形態 5 に比べて、ドレインにブレイクダウン電圧が印加された時において、溝 5 と隣接する p -型半導体領域 1 0 (たとえば、図 9 参照)および p -型フィールドリミッティングリング 1 1 (たとえば、図 9 参照)から伸びる空乏層が、平面においては溝 5 の四方からさらに効果的に広がってくる構造とすることができる。すなわち、本実施の形態 7 によれば、前記実施の形態 5 に比べてさらにゲート配線領域 G L A における耐圧を向上することができる。

[0068]

また、前記実施の形態6においては、溝5およびゲート引き出し電極8を省略したために、ゲート配線領域GLAにゲート電極7の終端部が配置される構造となるので、ゲート電極7の耐圧の低下が懸念されるが、本実施の形態7によれば、そのゲート電極7の終端部はゲート引き出し電極8に接続する構造となるので、ゲート電極7の耐圧の低下を防ぐことができる。

[0069]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0070]

たとえば、前記実施の形態1では、ゲート電極の平面パターンを四角形のメッシュ構造とした場合について説明したが、六角形または八角形などのメッシュ構造としてもよい。

$\{0071\}$

また、前記実施の形態1では、電位がフローティングとなるp-型フィールドリミッティングリングを2本とした場合について例示したが、パワーMISFETに求められる耐圧に応じて本数を変えてもよい。

[0072]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。



すなわち、半導体装置の製造工程数を増加することなくパワーMISFETの 高耐圧化を実現できる。

【図面の簡単な説明】

【図1】

本発明の実施の形態 1 である半導体装置の製造方法を説明する要部断面図である。

【図2】

図1に続く半導体装置の製造工程中の要部断面図である。

【図3】

図2に続く半導体装置の製造工程中の要部断面図である。

【図4】

図3に続く半導体装置の製造工程中の要部断面図である。

【図5】

図4に続く半導体装置の製造工程中の要部断面図である。

【図6】

図5に続く半導体装置の製造工程中の要部断面図である。

【図7】

図6に続く半導体装置の製造工程中の要部断面図である。

【図8】

図7に続く半導体装置の製造工程中の要部断面図である。

【図9】

図8に続く半導体装置の製造工程中の要部断面図である。

【図10】

本発明の実施の形態1である半導体装置の製造工程中の要部平面図である。

【図11】

図10中のA-A線付近を拡大して示した要部平面図である。

【図12】

図10中のA-A線付近を拡大して示した要部平面図である。



フィールドリミッティングリングについて説明する要部断面図である。

【図14】

本発明の実施の形態 1 である半導体装置が形成された基板と比較した基板の要 部断面図である。

【図15】

本発明の実施の形態1である半導体装置が有する構造における電界の集中を説明する要部断面図である。

【図16】

本発明の実施の形態1である半導体装置の製造工程中の要部断面図である。

【図17】

本発明の実施の形態1である半導体装置が有するパワーMISFETのゲート 配線領域の耐圧をシミュレーションした結果を示す説明図である。

【図18】

本発明の実施の形態1である半導体装置が有するパワーMISFETの耐圧を 確保できるイオン導入間隔の範囲を示した説明図である。

【図19】

本発明の実施の形態 2 である半導体装置の製造方法を説明する要部断面図である。

【図20】

図19に続く半導体装置の製造工程中の要部断面図である。

【図21】

図20に続く半導体装置の製造工程中の要部断面図である。

【図22】

図21に続く半導体装置の製造工程中の要部断面図である。

【図23】

本発明の実施の形態2である半導体装置の要部断面図である。

【図24】

本発明の実施の形態2である半導体装置と比較した実施の形態1の半導体装置



の要部断面図である。

【図25】

本発明の実施の形態3である半導体装置の要部平面図である。

【図26】

本発明の実施の形態4である半導体装置の要部平面図である。

【図27】

図26中のB-B線に沿った断面図である。

【図28】

本発明の実施の形態 4 である半導体装置と比較した半導体装置の要部平面図である。

【図29】

図28中のB-B線に沿った断面図である。

【図30】

本発明の実施の形態 4 である半導体装置と比較した半導体装置の要部断面図である。

【図31】

本発明の実施の形態5である半導体装置の要部平面図である。

【図32】

本発明の実施の形態6である半導体装置の要部平面図である。

【図33】

本発明の実施の形態7である半導体装置の要部平面図である。

【符号の説明】

- 1A n+型単結晶シリコン基板
- 1B n-型単結晶シリコン層 (第1半導体層)
 - 3 酸化シリコン膜
- 3 A フィールド絶縁膜(第3絶縁膜)
 - 4 溝(第1溝部)
- 4 A 溝
 - 5 溝(第2溝部)


- 6 酸化シリコン膜 (第1絶縁膜、第2絶縁膜)
- 7 ゲート電極 (第1導電体、第3部分)
- 7 A ゲート電極 (第1導電体、第4部分)
 - 8 ゲート引き出し電極 (第2導電体、ゲート引き出し部)
 - 9 酸化シリコン膜
- 10 p-型半導体領域(第2半導体層)
- 10A p-型半導体領域
 - 11 p-型フィールドリミッティングリング(第4半導体層)
- 11A~11F p-型フィールドリミッティングリング
- 11G p型ウエル
 - 12 n+型半導体領域(第3半導体層)
 - 13 n+型ガードリング領域
 - 14 絶縁膜
- 15~19 コンタクト溝
 - 20 p+型半導体領域
 - 2.1 ゲート配線 🐪
 - 22 ソースパッド(ソース電極)
 - 23 配線
 - 2 4 配線 (第 3 導電体)
 - 25 配線
 - 26 ゲートパッド (ゲート電極)
- ACA 活性セル領域(第1領域)
- CHP チップ領域
- CHSP イオン導入間隔
- CNA、CNB、CNC、CND、CNE コーナー部
- DPL 空乏層
- FLR ターミネーション領域(第3領域)
- GLA ゲート配線領域 (第2領域)
- NCA 不活性セル領域(第1領域)

TBA 領域

【書類名】 図面


【図1】

Ø 1




【図2】

Z 2




【図3】


Ø 3




【図4】



[図5]




【図6】




【図7】






【図8】



【図9】

図 9



5 : 溝(第2溝部)

8: ゲート引き出し電極(第2導電体、ゲート引き出し部)


10: p-型半導体層(第2半導体層)

11: p-型フィールドリミッティングリング(第4半導体層)

CLA: ゲート配線領域(第2領域)


【図10】

図 10




【図11】

図 11




【図12】

図 12




【図13】

2 13




【図14】

図 14




【図15】




【図16】






【図17】




【図18】




【図19】

図 19





【図20】

Z 20




【図21】






【図22】


Z 22



【図23】




【図24】



【図25】





【図26】

Z 26








図 27




【図28】

Z 28




【図29】

29




【図30】




【図31】






【図32】

2 32



【図33】

33





【書類名】 要約書

【要約】

【課題】 製造工程数を増加することなくトレンチゲート型パワーMISFET の高耐圧化を実現する。

【解決手段】 同一の不純物イオン導入工程にて、ゲート配線領域GLAで p^- 型半導体領域10および p^- 型フィールドリミッティングリング11をゲート引き出し電極8の形成された溝5と接するように一括して、形成する。その際、ゲート引き出し電極8のうち溝5の外部に配置された部分の幅をCHSPとし、 n^- 型単結晶シリコン層1Bの抵抗率を ρ (Ω ・c m) とすると、CHSP ≤ 3 . 80+0. 148 ρ となるようにそのCHSPを設定する。

【選択図】 図9



特願2003-183153

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由] 住 所

新規登録 東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ